

SerialLite II 活用チュートリアル

～ Altera 社の FPGA 間通信プロトコルを
使いこなす

山田 一

ここでは、FPGA 間インターフェースで用いるデータ・リンク層通信プロトコルの一つである米国 Altera 社の「SerialLite II」の活用法を解説する。特に SerialLite II モジュールの生成方法について詳しく説明する。
(編集部)

昨今の FPGA では、高速シリアル伝送機能が標準化されており、どのメーカーも高速シリアル伝送に対応したデバイスを出荷しています。当然ながら、これらのデバイスは高速伝送に必要な特性などを満たし、そして同時に多様なプロトコルもサポートしています。

しかし、これらのプロトコルは特定の用途を想定して策定されています。「とにかく大量のデータを伝送したい!」というかなり大ざっぱな要求に対しては、余計なオーバーヘッドなどもあり、最適なプロトコルを選ぶためにいつも頭を悩ませていました。

本稿では、米国 Altera 社が開発した汎用性の高いプロトコル「SerialLite II」を筆者が使用した経験を基に、モジュールの生成方法を中心に解説します。

1. SerialLite II の使いどころ

筆者が設計したシステムのブロック図を図1に示します。カメラから取得した大量の画像データを、後段のボードに高速に転送し、画像処理を行います。使用した FPGA は、SerDes (Serializer/Deserializer) を内蔵する Altera 社の「Stratix GX」です。

● LSI 間を高速でシンプルにつなぎたい


このシステムでは、すべての回路を自分たちで設計します。市販のボードを追加することはありません。従って、ボード間のインターフェースには、どのようなプロトコルを使っても構いません。無理に業界標準のプロトコルを使う必要はありません。特定の LSI 間で所望の通信が実現できればよいので、なるべく簡単にオーバーヘッドの少ないプロトコルを使うのが理想です。

図1のシステムで要求される仕様は、次の通りです。

- 1チャンネル構成
- 単方向の伝送

図1
FPGA 間で大容量のデータを高速に通信するシステムの例

カメラから取得した大量の画像データを、後段のボードに高速に転送し、画像処理を行う。



Keyword

FPGA , 高速シリアル伝送 , SerialLite II , Stratix GX , SerDes , MegaWizard

- 部品点数を抑えたい(なるべくなら1チップで)
- 簡単に制御したい
- 回路規模を抑えたい

このような場面で活用できるのが Altera 社の「SerialLite」です。SerialLite は、2003年に発表された SerialLite をベースに改良されたものです。仕様は公開されており、幅広いアプリケーションに適用できるプロトコルになっています。

● SerialLite II の特徴

SerialLite の物理層は、以下のような機能を備えています。

- 8b/10b 符号化(エンコーダ/デコーダ)
- XAUI に基づいた電氣的仕様
- 自動リンク確定制御

また、リンク層には、以下のような機能があります。

- 制限のないデータ・パケット・サイズ
- CRC(cyclic redundancy code)を使用したパケット転送

詳しくは SerialLite の Web サイト(図2)や仕様書を参照してください。



図2 SerialLite のWeb サイト

URL は、「<http://www.altera.co.jp/products/ip/iup/seriallite/m-alt-seriallite2.html>」。

● Stratix II GX の SerDes ブロック

Stratix II GX の SerDes 部のブロック図(ALT2GXB)を図3に示します。




図3 Stratix II GX の SerDes 部のブロック図

パラレル-シリアルの変換器や8b/10b エンコーダ/デコーダ、パラレル・データを適切なワードに調整するワード・アライナ(word aligner)、チャネル間のスキューを調整するチャネル・アライナ(channel aligner)、再生したクロックとリファレンス・クロックの周波数偏差調整(rate matcher)などで構成されている。

Stratix GX はパラレル-シリアルの変換器や 8b/10b エンコーダ/デコーダ、パラレル・データを適切なワードに調整するワード・アライナ (word aligner)、チャンネル間のスキューを調整するチャンネル・アライナ (channel aligner)、再生したクロックとリファレンス・クロックの周波数偏差調整 (rate matcher) など、高速伝送のインターフェースに必要な機能をハードウェアで持っています。

この SerDes ブロックは、通常は Altera 社の FPGA 開発ツール「Quartus II」を用いて構成します。しかし、上記の構成を自分で設定すると、意味が理解できなかつ

たり、必要なかどうかを判断できなかったりしてしまい、設計で悩むことがあります。

このようなとき、SerialLite II を活用すると、面倒で不可解な設定をすることなく、GUI ベースのツールからモジュールを生成できます。

2. SerialLite II モジュールの生成

SerialLite II は、Quartus II をインストールすると、標準でアドインされる IP コアの一つです。わざわざ追加イン




図4
SerialLite II モジュールの新規作成
MegaWizard Plug-In Manager を使用する。

IP tool Bench の立ち上げ画面へ

ストールを行う必要はありません。対応のFPGAファミリは「Stratix GX」と「Stratix GX」です。このため、Quartus Web Editionでは使用することができません。

● SerialLite II モジュールの新規作成

SerialLite II を使用するには、MegaWizard Plug-In Managerを使います。Quartus II でメニューから「Tool」→「MegaWizard Plug-In Manager」を選択します(図4)。

最初の画面では、IP コアを作成するかどうかを聞いてきます。新規に作成するときには、「Create a new custom megafunction variation」をチェックして[Next>]ボタンをクリックします。

次の画面では、左側のウィンドウに、さまざまなIP コアがツリー上に並んでいます。この中から、「Installed Plug-Ins」→「Interfaces」→「SerialLite」→「SerialLite II v1.1.0」を選択します。また、画面の右側では、ターゲットFPGA や使用する設計言語、作成するモジュール名など入力します。

[Next>]ボタンをクリックすると、IP Toolbenchが開きます(図5)。ここでSerialLite II の設定を行います。

● SerialLite II のパラメータ設定

図6はSerialLite II のIP コア設定画面です。

1) 物理層の設定

「Physical Layer」タブでは、SerialLite II の物理層に関する項目を設定します。

現在、SerialLite II に対応しているFPGAはStratix GXとStratix GXです。従って、Device family欄では、いずれかを選択します。ここではStratix GXを選択します。

Data SettingsのData rate欄には、データ伝送速度を入力します。単位はMbpsなので、3.125Gbpsなら「3125」とします。Stratix GXは最大6.375Gbpsのデータ伝送速度に対応できます。Transfer size欄では、パラレル・データ長を設定します。通常、シリアルで送受信するGbpsオーダのデータ・レートのままでは、ユーザ論理を構成するFPGAの基本論理ブロックは動作しません。このためシリアル・パラレル変換回路があります。このパラレル・データの幅がTransfer sizeです。単位はColumnsで、設定値は1, 2, 4になります。1 Columnsの場合は8ビット、2 Columnsの場合は16ビットになります。これはSerialLite II

は8b/10b符号化を必ず使用するため、パラレル・データ幅は8ビット単位になるからです。ビット数を増やせば、





図5 IP Toolbench の立ち上げ画面


ユーザ論理の動作周波数を下げられる可能性が出てきます。ユーザ論理の動作周波数をどの程度にするかによって設定値を決めるとよいでしょう。

Port Typeでは、SerialLite II の通信方向を選択します。双方向(Bidirectional)、送信だけ(Transmitter only)、受信だけ(Receiver only)のいずれかを選べます。双方向にした場合は、送受信の速度が同じになります。また、通常、送信側は受信側が正常に動作している前提でデータの送信を行いますが、必ずしも受信側が正常に動作しているとは限りません。そこで受信側が正常に動作しているかどうかを確認するデータ(リンクアップ信号)を流し、受信側はそのデータを受け取ったら送信側に応答します。この一連の流れは「自動同期化リンク制御」と呼ばれ、SerialLite II の標準機能の一つです。この「自動同期化リンク制御」を有効にするかどうかを、Self-Synchronized Link-Upのチェック欄で設定します。双方向で通信する場合は使用した方がよいでしょう。

Transmitter SettingsとReceiver Settingsでは、送受信のレーン数を決めます。使用できるレーン数は、FPGAの品種により異なります。Stratix GXでは、最大16レーンまで使用できます。また、送信時に生成多項式を用いたランダムなパターンにデータを変換する場合は、「Scramble」をチェックします。この変換によって伝送路上のEMIが向上します。Scrambleしたデータを復元する場合には、受信側で「De-Scramble」を選択する必要があります。一つのパラレル・データを複数のシリアル・ポートに分配する場



(a) 物理層の設定



(b) リンク層の設定

図6 SerialLite のパラメータ設定

物理層の設定とリンク層の設定を行う。

合には、「Broadcast mode」を用います。すると1:nの伝送が可能になります。

Clock Compensationは、周波数偏差を吸収する機能の設定です。Stratix GXは受信したデータからクロックを再生して受信ブロックのクロックとして使用できます(CDR: clock data recovery)。ただし通信の途中で、リファレンス・クロックに寄せ換えます。この再生したクロックとリファレンス・クロックには、周波数に偏差があるので、ある決まったタイミングでは、どうしてもクロックの寄せ換えができない瞬間が発生してしまいます。この現象を防ぐためには、定期的に周波数偏差を吸収する必要があります。この偏差を吸収するパターンを送出するモードが「Clock Compensation」の設定です。この偏差の数値として、±100ppmもしくは±300ppmを選ぶことにより、偏差吸収パターンの送出頻度が変わります。

2) リンク層の設定

「Link Layer」タブではリンク層の設定を行います。

SerialLite では、データの送出方法として、パケット方式とストリーミング方式の2種類に対応します。これをData Typeで選択します。また、パケットにも2種類あります。通常はデータ・パケット(Data packets)が送出され

ますが、優先度の高いプライオリティ・パケット(Priority packets)も使用できます。これをData Typeの下のチェックで選択します。

Priority Packet SettingsとData Packet Settingsで、パケットの設定を行います。Priority Packetの場合は、Segment sizeでパケット長を指定します。最大2048バイトまで設定可能です。Data Packetにはパケット長の規定はありません。

SerialLite のモジュールからユーザ論理に渡すパスにはFIFOが配置されています。しかしユーザ論理の設計によっては、このFIFOからのデータを受け取りきれない状態になり、FIFOがオーバフローを起こしてしまう可能性があります。そのため受信側FIFOの状態を送信側に送るフロー制御(flow control)の機能があります。このフロー制御を使用するかどうかの指定をEnable flow controlで行います。FIFOがどのような状態になったときに送信側からの転送を中断するかを決められます。SerialLite のモジュールからユーザ論理に渡すパスにあるFIFOのサイズは、Buffer Sizeで設定します。

受信したデータが正しくなかった場合に、送信側へ同じデータの再送信を要求する機能として、Retry-on-errorが

あります。この機能を使用するかどうかの指定を Retry-on-error のチェックで行います。

Transmitter/Receiver CRC Generation では、パケットに CRC 符号を付加するかどうかを指定します。

図1のシステムの設定例を、表1にまとめます。

3. デバッグ時のポイント

ところで、実際に高速シリアル伝送を FPGA で実現する場合、SerialLite のような FPGA ベンダが提供する IP コアなどを使えば比較的簡単に実現できます。前述したように、各種設定も GUI 画面でパラメータを与えられるので、便利です。

しかし実際のボード・デバッグは容易ではありません。Gbps の信号を観測するにしても高価で高精度の計測器が必要です。最近ではレンタルというケースも多いのですが、この場合は使用できる時間が限られてしまいます。

効率良くデバッグするためには、あらかじめ設計段階において、各機能の動きを理解しておくことが重要なポイントとなります(例えば 8b/10b など)。これを怠ると、いざ動かなかった場合に何が悪いのか切り分けができません。

伝送路を疑って、時間をかけて計測器でいろいろ調べていたのに、実は FPGA 中の IP コアの設定が間違っていたこともありました。またそれが以前に自分で設計した論理のバグだったこともありました。まず実機で確認する前に FPGA の開発時に検証できるところはしっかりと検証することが重要です。そして、何が正常動作なのかをしっかりと把握してから実機調整に臨まないと、デバッグに膨大な時間がかかってしまいます。

また、設計時にデバックしやすい工夫を入れたりしてお

表1 SerialLite のパラメータ設定例

Physical Layer タブ	
Device family	Stratix II GX
Data rate	3125 Mbps
Transfer size	2 Columns
Port type	Bidirectional
Self-Synchronized Link-up	Enable
Number of lanes(Transmitter & Receiver)	1
Scramble/De-Scramble	Disable
Broadcast mode	Disable
Frequency offset tolerance	Enable
Link Layer タブ	
Data type	Packets
Packet type	Data packets
Flow control	Disabled
Buffer size(Transmitter & Receiver)	1,024 Bytes
CRC generation	Disabled

くことが大切です。最近では FPGA 内部の信号を観測できるツール(Altera 社の場合なら SignalTap)があります。あらかじめポイントになる部分を検証できるように考慮しておくといでしょう。テスト・パターンなども有効に使えるようにしておくことに安心です。

実機でテストする前の準備が非常に大切だということです。

初めて高速シリアル伝送での開発をする場合は、FPGA ベンダが提供している開発ボードを参考に設計するとよいでしょう。特にパターン設計や電源周りはいきなり設計するのは敷居が高いため、かなり参考になると思います。

やまだ・はじめ

Design Wave Basic

好評発売中



ハードウェア記述言語の速習&実践

改訂 入門 Verilog HDL 記述

小林 優 著 B5変型判 256ページ 定価 3,360 円(税込) ISBN4-7898-3398-4

本書は、回路図ベースの設計から HDL によるトップダウン設計に移行したいという方、あるいは初めて HDL による LSI 設計に携わる方などに最適な「Verilog HDL」の入門書です。実例が豊富に掲載されており、FPGA や ASIC を設計するときの座右の書になることでしょう。

1996年に発行され、多くの読者の支持を受けてきた Verilog HDL 教科書の定番「入門 Verilog HDL 記述」を改訂しました。半導体理工学研究センター(STARC)が策定した「設計スタイルガイド」に準拠して、収録する記述例や解説を見直しました。

CQ出版社

〒170-8461 東京都豊島区巣鴨 1-14-2 販売部 ☎(03) 5395-2141 振替 00100-7-10665